Samsung annuncia la roadmap di nuova generazione per lo storage: le prestazioni di HBM5 sono il doppio di quelle di HBM4E, mentre zHBM accelera le prestazioni con un incremento di 8 volte.

Samsung Electronics ha svelato una roadmap tecnica dettagliata per la nuova generazione di memorie ad alta larghezza di banda (HBM) e le prossime architetture di storage in occasione di SEMICON Taiwan 2026, includendo tecnologie all’avanguardia come HBM5, zHBM e zNAND-O, dimostrando l’intenzione del colosso coreano della memoria di pianificare a lungo termine nel mercato dello storage per infrastrutture AI.

Jangseok Choi, Vicepresidente della pianificazione dei prodotti di memoria di Samsung, ha dichiarato durante l’evento del 1° settembre che l’obiettivo di HBM5 è raggiungere il doppio delle prestazioni di HBM4E, migliorare le prestazioni per watt del 20%, riducendo al contempo la resistenza termica del 20%. In precedenza, Samsung aveva già rivelato alcuni progressi correlati in occasione di Hot Chips 2026 lo scorso agosto.

Samsung ha anche annunciato di essere al lavoro su una nuova architettura denominata zHBM, il cui obiettivo è raggiungere 8 volte le prestazioni di HBM4E, con un’efficienza per watt triplicata e una riduzione della resistenza termica tra il 75% e il 90%.

Questi aggiornamenti tecnologici rispondono direttamente alla doppia esigenza di elevata larghezza di banda e dissipazione del calore generata dalla rapida espansione della potenza di calcolo degli acceleratori AI, offrendo indicazioni rilevanti per la catena di fornitura dei chip AI e per gli investimenti nelle relative infrastrutture.

HBM5: processo produttivo a 2 nanometri, produzione di massa prevista per il 2028

Secondo quanto riportato, HBM5 punta a raddoppiare le prestazioni rispetto a HBM4E, con miglioramenti significativi sia nell’efficienza energetica sia nella gestione termica. Samsung aggiorna il processo produttivo del chip di base di HBM5 (base die) dai 4 nanometri di HBM4 ed HBM4E al suo nodo proprietario a 2 nanometri, segnando un passo avanti fondamentale nel processo produttivo di HBM.

Per quanto riguarda il numero di stack, Samsung sta preparando per HBM5 tre soluzioni di stacking DRAM a 12, 16 e 20 strati, per soddisfare esigenze di capacità e prestazioni differenti a seconda dell’applicazione. La produzione di massa è prevista dopo HBM4E, intorno al 2028.

La riduzione del 20% della resistenza termica è un parametro particolarmente cruciale: con il costante aumento del consumo degli acceleratori AI, la gestione termica di HBM sta diventando sempre più un collo di bottiglia per i sistemi, e questo miglioramento aiuta a mantenere stabile il funzionamento di sistemi di calcolo ad alte prestazioni.

zHBM: architettura rivoluzionaria, la memoria direttamente impilata sul processore

Samsung posiziona zHBM come una nuova architettura distinta dalla HBM tradizionale. Normalmente, la HBM è posta lateralmente rispetto all’acceleratore AI (xPU), mentre zHBM impila la memoria direttamente sopra il processore, accorciando notevolmente il percorso dei dati e ottenendo così una larghezza di banda superiore e una migliore efficienza energetica.

L’obiettivo di Samsung è che zHBM raggiunga 8 volte le prestazioni di HBM4E, con efficienza per watt triplicata e riduzione della resistenza termica tra il 75% e il 90%. Se tali miglioramenti venissero realizzati, si tratterebbe di una svolta fondamentale nella densità di banda e nell’efficienza energetica rispetto all’architettura HBM attuale.

zHBM è previsto dopo il 2029 e rappresenta una riserva tecnologica a lungo termine per Samsung.

zNAND-O: densità NAND per una velocità paragonabile alla DRAM

Anche nel campo dello storage NAND, Samsung presenta una direzione tecnologica di avanguardia. zNAND-O prevede di iniziare la distribuzione di campioni nel 2028, con l’obiettivo di raggiungere una densità pari a 10 volte quella delle DRAM, e una larghezza di banda e un’efficienza energetica 7 volte superiori rispetto alla NAND.

L’intento progettuale di questa tecnologia è rispondere alle doppie esigenze poste dall’AI generativa e dai grandi modelli linguistici (LLM) di “velocità tipo DRAM, capacità tipo NAND”: man mano che i modelli crescono di dimensione, la scelta tra velocità e capacità negli attuali sistemi di storage sta diventando sempre più un collo di bottiglia per l’efficienza dell’inferenza e dell’addestramento AI.

Strategia CUBE: capacità, utilizzo, larghezza di banda ed efficienza su quattro direttrici

Durante il Memory Executive Summit tenutosi in concomitanza con SEMICON Taiwan 2026, Samsung ha illustrato in maniera sistematica il suo framework strategico “CUBE”.

Jangseok Choi ha dichiarato che la strategia si articola attorno a quattro priorità fondamentali: capacità (Capacity), utilizzo (Utilization), larghezza di banda (Bandwidth) ed efficienza (Efficiency).

Per quanto riguarda la capacità, Samsung prevede di espandere verticalmente la memoria, incrementando la densità senza aumentare lo spazio occupato sulla scheda PCB;

Per l’utilizzo, l’azienda intende valorizzare le memorie 3D oltre il semplice stacking degli strati, ottimizzando layout di logica e storage per ridurre la latenza;

Relativamente alla larghezza di banda, Samsung sostituirà i percorsi dati orizzontali con canali verticali ad alta velocità, accorciando le distanze tra i chip;

Infine, in termini di efficienza, verrà focalizzata l’attenzione su consumi energetici e gestione termica, minimizzando l’energia richiesta per la trasmissione di ogni singolo bit di dati e massimizzando le prestazioni per watt.

L’introduzione del framework CUBE dimostra che Samsung mira a coordinare lo sviluppo delle sue prossime memorie con una prospettiva di architettura sistemica, invece di puntare solo su singole metriche.